ORGANIC THIN-FILM TRANSISTOR AND MANUFACTURING METHOD OF THE SAME

Publication number: JP2004179542 Publication date: 2004-06-24

Inventor: KAMATA SHUNEI; UEMURA SEI; YOSHIDA MANABU

Applicant: NAT INST OF ADV IND & TECHNOL

- International: H01L21/312; H01L29/786; H01L51/00; H01L21/02;

H01L29/66; H01L51/00; (IPC1-7): H01L29/786;

H01L21/312; H01L51/00

- european:


Classification:

Application number: JP20020346333 20021128 Priority number(s): JP20020346333 20021128

Report a data error here

Abstract of JP2004179542

PROBLEM TO BE SOLVED: To provide a thin-film transistor using organic material in an insulating layer and a semiconductor activation layer capable of preventing the occurrence on the fusion of the both layers in the manufacturing process and reducing a gate leak current, and provide a manufacturing method of the same which gives a gate bias impressed effect with higher efficiency. SOLUTION: An organic thin-film transistor is constituted by introducing a thin-film intermediate layer 40 of water-soluble smectite group layered silicate compound between an organic insulating layer 30 and an organic semiconductor layer 50. Such the constitution solves the problem that both the layers are dissolved in a solvent because both the lavers have organic solvent-soluble and the problem that it is hard to secure an enough amplification ratio (on/off ratio) as transistor characteristics since the gate leak current is increased because the insulation is not sufficient in the case the insulating layer 30 is a single organic material. COPYRIGHT: (C)2004.JPO



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁(JP)

(12)公開特許公報(A)

(11) 特許出顧公開番号 特開2004-179542

(P2004-179542A) (43) 公開日 平成16年6月24日(2004.6.24)


(51) Int, C1.7	F I			テー	テーマコード (参考)		
HO1L 29/786	HO1L	29/78 6	18B	5 F	058		
HO1 L 21/312	HO1L	21/312	C	5 F	110		
HO1 L 51/00	H01L	29/78 6	17U				
	HOIL	29/78 6	17T				
	HO1L	29/28					
		審查請求	未請求	請求項の数 5	OL	(全 10 頁)	
(21) 出願香号 (22) 出願日	特顯2002-346333 (P2002-346333) 平成14年11月28日 (2002.11.28)	(71) 出題人	301021533 独立行政法人産業技術総合研究所 東京都千代田区籍が隣1-3-1				
		(72) 発明者	舞田 茨城県				
		(72) 発明者		型 つくば市東1- 技術総合研究所			
		(72) 発明者		学 つくば市東1- 技術総合研究所			
		Fターム (参	考) 5F0:	58 AAO5 AB10 AHO1	AC10	AF04 AG01	
				最終實に続く			

(54) 【発明の名称】 有機薄膜トランジスタ及びその製造方法

(57)【要約】

【課題】トランジスタを塗布プロセスでフレキシブル差 极上に存款する場合、総練層及ひ半導片活性局は有機材 押で構成されることが必要である。しかし、両層がとも に有機容度溶解性のため、両層が散解溶離してしますと いう問題点が生じていた。また、絶線層が有機材料学類 が場合、整線性が十分でないものが多く、サーン 洒洗電 液が拭きくなってしまい、トランジスタ特性としては電 洗増幅比(オン/オブ比)が大きく取れないという問題 が生じていた。

【解決手段】本願発明においては、有機絶縁層30と有機半導体層50との間に、水溶性のスメクタイト放層状 珪酸塩化合物の薄膜の中間層40を導入する構造とした



【選択図】 図1

【特許請求の範囲】

【請求項1】

基板、ケート電極、絶縁層、半導体層、ソース電極、ドレイン電極及び保護服がこの順の 精層構造を有する薄膜トランジスタであって、該半導体層及び該絶線層は、有機材料によ り構成され、該絶線層と該半等体層との間に、水溶性のスメワタイト族層状珪酸塩化合物 の薄膜が形成されでは13でとを特徴とする有機薄膜トランジスタ。

【請求項2】

基板、ソース電極、ドレイン電極、半導体層、絶線層、ゲート電極、及び保護機がこの順の積層構造を有する薄膜トランジスタであって、該半等体層及び該発線層は、有機材料により構成され、該半等体層と該能線層との間に、水溶性のスメクタイト放層状珪酸塩化合物の薄膜が形成されていることを特徴とする有機薄膜トランジスタ。

【請求項3】

上記請求項1及び2のスメクタイト放屋状珪酸塩化合物は、イオナイト、サポナイト、ヘクトライト、ソーコナイト、スチープンサイト、スインホルゲイト、モンモリロナイト、パイデライト、ノントロナイト、ホルコンスコアイトガら遊ばれた少なくとも一つの化合物であることを特徴とする有機薄膜トランデスタ。

【請求項4】

上記請求項1万至3に記載される上記化合物の薄膜の厚さは、1 n m 以上50 n m 以下であることを特徴とする有機薄膜トランジスタ。

【請求項5】

上記請求項1万至4に記載の有機薄膜トランジスタの作製方法であって、上記化合物が、 上記有機避録層の上に、又は上記有機半導体層の上に、該化合物の水溶液を塗布し、その 核心合物の薄膜上に、上記有機半導体層又は該有機避線層が有機溶媒の溶液により塗布 製菓されることを持続とする複雑線トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本願発明は、薄膜トランジスタに関するもので、特に半導体層及び絶線層に有機材料を用いた薄膜トランジスタ(TFT)の改良に関する技術である。

[0002]

【従来の技術】

有機薄膜トランジスタは、架軟な基板上への作成に連合性が良く、印削法などの常温・常圧下での低コスト製造プロセスが連越可能であるという利点を有していることから、携帯ディスプレイや、電子値札・電子商札などの電子タグ等のように、携帯環境下で使用され、かつ低価格で供給される電子機器の集積回路技術への適合性が良いとの期待を集めている。

[0003]

こうした性能を発揮する有機薄膜トランジスタの開発には、印刷プロセスなどの溶液から 塗布することで形成され、しかも柔軟性を傷え、耐衝撃性の高くなる、乗そ構成材料が必 要とされている。今日、上記の要求を満たす半導体活性層用材料として、有機半導体材料 が種々開発されてきているが、同時に近年、有機ゲート絶縁材料の開発も行われるように なってきた。

[0004]

塗布型のケート絶縁材料としては、アルコキシド金属を含む前駆体を、溶炭に溶解して塗布、 熱処理することで金属酸化物薄膜を形成させる方法が示されている(下記特許文献 1 冬里)。

[0005]

シアノ基を有するポリマーである、ポリアクリロニトリルをゲート絶縁層に利用すると、 優れた有機薄膜トランジスタ特性が得られることが示されている(下記特許文献2参照)

50

20

30

40

[0006]

高分子材料をケート絶線膜に利用したものとしては、ポリスチレン、ポリメチルメタクリ レート、ポリピニルクロライド、ポリピニルアルコール、シアノエチルアルランを用いた ものが、フランスのホロピッツ博士等により報告されている(下記非特許文献1条黒)。

[0007]

有機薄膜トランジスタの性能向上のために、絶縁膜上に更なる膜を作成し、半導体活性層の品質を上げることで、有機薄膜トランジスタの性能向上を図る技術が、いくっか報告されている。 ゲート絶縁層上にフッ案ポリマーの鵬を作成し、その上に有機半導体活性層を作成すると、特性向上が図れることを示している(下記特許文献3 参照)。

【0008】 しかし、塗布

しかし、塗布型の高分子材料を絶縁層として用いる場合、薄い腰で高い絶縁性を得ることが応ずしも容易ではなく、また高分子材料中に含まれる微量不耗物が、ゲートリーク電泳等の基となり、効果的なゲートパイアス印可の妨げになり、高いオン/オフ此が得られないという問題点を有していた。

[0009]

【特許文献1】

特開平10-270712号公報

【特許文獻2】

特開平8-191162号公報

【特許文献3】

特開2001-94107号公報

【非特許文献1】

SYnthetic Metals, 第51巻、第419頁、1992年

[0010]

【発明が解決しようとする課題】

トランジスタを連布プロセスでフレキシブル基板上に作成する場合、 建線層及 20半導体活性層は有機材料で構成されることが必要である。しかし、 両層かともに有機溶解体溶解性の ため、 両層が贮解溶能してしまうという問題点が生りていた。また、 経線層が有機材料単 独の場合、 経線性が十分でないものが多く、 ゲート 漏洩電波が大きくなってしまい、トランジスタ特性としては電流増幅比(オン/オフ比)が大きく取れないという問題が生じていた。

[0011]

本願発明は、絶練層及び半導体活性層に有機材料を用いる薄膜トランジスタが、その製造 退程において両層の能解溶配が生けることを妨げ、ゲート漏洩電泳を軽減させるとともに より効率の高いゲートパイプス中可効果を与える薄膜トランジスタ製造方法を提供するも のである。

[0012]

【課題を解決するための手段】

本職祭明老らは、総線層及び半導体活性層に有機材料を用いる薄膜トランジスタの場合、両の中間に有機溶媒に不溶性の中間層を導入すれば、両層の酸解が妨けるとの予測を行い、機なが中間材料の導入を鋭彙検討してきた結果、本職発明を成すにいたった。

[0013]

即ち、本願発明においては、図1又は図2に示すように、基板10、ゲート電極20、絶 機層30、半導体層50、ソースまたはドレイン電極60、ドレインまたはソース電極7 0により構成される薄膜トランジスタにあって、総裁層30及び半導体層50が有機材料で構成され、有機総裁層30と有機半等体層50との間に、水溶性のスメワタイト族層が 接酸塩化合物の薄膜の中間層40を導入する構造とした。これにより、有機溶剤への溶解 性を有する、有機総裁層と有機半導体層が、素子の製造過程において健解してしまうこと を防ぎ、それにより有機総裁層の総裁性の一とならびケート電圧印可効果の効率を高め 30とで、ゲート漏洩電流が軽減され、オン/オフルの向上に広切した。 10

20

50

30

40

[0014]

【発明の実施形態】

本のペラペンのペースのである。 本語 はいっぱい はいました はいまにはいました はいました はいまた はいまたまではいまたまた はいまたまではいまた はいまたまではいまたまではいまたまたまではいまたまではれまではいまたまではいまではいまたまではいまたまではいまではれたまではいまたまではれたまではいまたまではいまたまではいまたまではいまたまではいまたまではいまたまではいまたまではいまたまではいまたまではいまたまで

[0015]

本顧発明における基板10、ソース電極60、ドレイン電極70、半導体層50、総線層80、ケート電極20、及び保護膜がこの順の積層構造を有する有機薄膜トランジスタは、ゲート電極20が、総線層30を挟んで半等体層50の対局に構成すれる。回2にかまますなメラなトップゲート型業子構造をとることが多いが、絶線層30と半導体層50とが中間層40を挟んで挟する構造をとるものであればいかなる構造のものでも良く、業子構造はでしたに限定されるものではい。基板10、半導体層50、ゲース電極60、ドレイン電極70、中間層40、絶線層30、ゲート電極20の順で構成される構造とすることもでする。また、必要に応じて、保護膜などを付けることも可能である。

[0016]

本願発明において、絶縁層30と半導体活性層50との間の中間層40として用いられるスメクタイト族層状珪酸塩化合物は、下記の一般式(1)で示される。

 $M_{0...2}\sim_{0...6}$ $X_{2}\sim_{3}$ $S_{1.4}$ $O_{1.0}$ (OH) $_{2}$ $^{\circ}$ $^{$

ムがら選択される一種の金属又はこれらの内の複数種の混合金属を示す。

[0017]

は0日7月 場合された複数種の金属の場合、せれらの退合比は特に限定されない。式中のXの組成は、2 もしくは3 である。 8 i はケイ素を示すが、アルミニウムが退在したケイ素でも良八、せの際の退在比な特に限定されない。 0 日は水酸差を示すが、ごごにフッ素が一部退入していても良い。この際、フッ素の退在している割合は、特に限定されない。 3 中の n は 0 以上の任意の数である。この(1)式で表される代表的な水溶性のスメクタイト 放層状理酸塩化合物としては、イオナイト、サボナイト、ヘクトライト、ソントロナイト、スチンアンサイト、スインスルゲイト、モンモリロナイト、パイデライト、ノントロナイト、ボルコンスコアイトなとが上げられるが、これに限定されるものではない。

[0018]

本願発明において、絶縁層30と半導体活性層50との間に形成される中間層40を形成するスメクタイト族層状珪酸塩化合物の合成方法は特に限定されず、いかなる方法を用いても良い。また、天然に存在する物を利用しても構わない。

[0019]

本顧祭明において、絶縁層30と半等体活性層50との間に形成されるスメクタイト族層 状注酸塩化合物の中間層40の厚さは、1mm以上50mm以下である。 【0020】

本願発明において、薄膜トランジスタのゲート絶機層30及ひ半等体層50は、非水溶性の有機材料により構成され、その層間に観水性のスメクタイト族層状珪酸塩化合物の中間 暦40か形成されるが、この際各層の作成順序は特に限定されず、乗子の構成過程に中だ ねられる。すなわち、有機起線層上に、スメクタイト族層状珪酸塩化合物が水溶液から築

20

30

布薄膜化され、その後該化合物の薄膜上に、有機半導体層が有機溶媒の溶液がら塗布製膜されても構わなければ、有機半導体活性層上に、スメクタイト放層状珪酸塩化合物が水溶液が5 生布薄膜化され、その後該化合物の薄膜上に、有機絶縁層が有機溶媒の溶液がら塗布製膜されても構わない。この際、上記作成過程の途中において、ソース及びドレイン電程の作成工程が間に加わっても構わない。

[0021]

[0022]

本販売明にあいて用いるゲートに挟触する絶線層80は、業子の柔軟性を付与させ、連布プロセスで製造でする高分子材料であればいかなるものを用いても良い。例えば、ポリメテルメタクリレート(PMMA)、ポリイミド、ポリステン、パリピニルクロライ、ポリピ、ポリピニルアルコール、ポリペラキシレン、ポリフッ化ピニリデン(PVF)、ポリピニルフェノール、ブルラン、パリレンなどのポリマー及びその誘導体等があげられるが、これに限定されるものではない。より効果的な電界効果を得るために誘電率を大きくするための材料を退入した、複合材料なども用いることができる。

[0023]

本願発明において用いるゲートに接触する絶線層80の厚さは、特に限定されず、絶縁性が保たれればいがなる厚さを用いてもよい。一般に好過に用いられるのは、50mm以上1000mm以であるが、これに限定されるものではない。 素子のサイズの機小化に従って、できるだけ薄くするのが望ましい。 【0024】

本願発明において用いる絶縁層80の作成法は特に限定されず、いかなる方法を用いても 良い。一般に、簡便で低コストでの作成という点から、スピンコーティング、ディップコ ーティング、スリーン印刷、インクジェット印刷など、材料を有機溶媒と退合させ溶液 からの単布などとして作成する湿式製造プロセスとしての印刷手法などが連続される。 【0025]

本職発明における薄膜トランデスタは、半導体層50には水に不溶性の有機半導体材料が 用いられる。その超成は、特に限定されず、単一物質で構成されても構わないし、また複 数の物質の混合によって構成されても構わない。でれまでに侵れた特性を示す有機半減 材料としては、以下のようなものが知られている。ポリチオフェン、ポリフェニレン、ポリチオフェンと、ポ リフェニレンにコレン、ポリチオフェンピニレン、ポリフルオレン、ポリシラン及びごれ 5の末編もしくはその側鎖が重接された誘導体。

[0026]

本願発明において用いる半導体活性層50の厚さは、特に限定されず、いがなる厚さを用いてもよい。一般に好適に用いちれるのは、10mm以上300mm以下であるが、これに限定されるものではない。

[0027]

本願発明に用いられる半導体層50の作製法は、特に限定されず、いがなる方法を用いて も良い。簡便で低コストでの作成という点からは、スクリーン印刷、インクジェット印刷 など、 材料を溶媒と退合させ溶液からの塗布などとして作成する印刷手法が過趣される。 また。マイクロコンタクトプリンティング、マイクロモルディングなどのソフトリソグラ フィーと呼ばれる印刷法などを適応することもできる。

[0028]

本顧発明において使用されるケート20の材料は、抵抗値の低い材料であればいかなるものを用いても良い。一般に、銅、タングステン、クロム、銀、ニッケル、金などの金属が

20

40

50

用いられることが多いが、これに限定されるものではない。また、その作成法は特に限定されず、いかなる方法を用いても良い。一般に用いられる方法は、フォトリソグラフを用いる方法やメッキ乾燥などであるが、活版印刷、スクリーン印刷、インフジェットの溶液から連布される温式製造プロセスなども過感される。この場合には、銀ペーストの他、PEDOTやポリアニリンなどの有機電極をゲートとして用いることができる。「〇〇291

また、真空蒸着法やスパッタリング法など、上記とは異なる乾式製造プロセスを過影する ことも可能である。また、素子の定定化、長寿命化、高電荷注入効率化などを図るため、 グートが複数の材料の混合もしくは積層で構成されたり、ある口は表面処理を施しておく ことも可能である。

100801

本願発明において使用される基板10は特に限定されず、いかなる物を用いても良い。一般に好適に用いられる物は、ポリカーボネート、ポリイミドやポリエチレンテレフタレート(PET)などの素軟任のあるプラスチック基板であるが、石英などのガラス基板やシリコンウェハー等も用いることができる。

[0081]

本願発明にかかる薄膜トランジスタを用いて表示案子、ガスセンサ及びメモリ案子等を作 製することができるし、複数個配置することにより、薄膜トランジスタ業積回路を作製す ることもできる。

[0032]

【実施例1】

下部電極としてのJTO電極を付けたガラス基板を、純木にて希釈した中性洗剤(井内監察型社:ピュアソフト)にて短音波洗浄を行り、その後、純水中、超音波洗浄にご洗剤で まを行った。さらにその後、維外強限割下オが光洗浄器につて20分間積分線限割洗浄をで洗剤である。 った。このようにして洗浄したも数は上に、絶縁膜としてのポリメチルメタクリレートの輝度を40nmの厚さに製膜した。このとき、ポリメチルメタクリレートは、担重場外のロロホルム溶液とし、ディアコーティング法に全落もした。つのようにして作成のトローサーと、大きの機能を、基础30位下ので見ずいたポリン・メチルメタクリレートにするである。 着速度で、50nmの厚さに真空感着した。図3に、このようにして作成的nmの原本が表別である。

100331

【実施例2】

下部電極としてのITO電極を付けたガラス基板を、続水にて希釈した中性洗剤(井内盛 栄堂社: ピュアソフト)にて超音波洗浄を行い、その後、続水中、超音波洗浄にて洗剤除 去を行った。さらにせの後、紫外線照射下オゲン洗浄器にて20分間紫外線照射洗浄を行 った。このようにして洗浄した基板上に、絶線膜としてのポリメテルメタクリレートの薄 膜を40 nmの厚さに製順した。

[0034]

このとき、ポリメテルメタクリレートは、2重量%のクロロホルム溶液とし、ディアコーティング法にて塗布し、クロロホルム雰囲気下で乾燥させた。その後80℃、乾燥雰囲気下にて、8時間乾燥した。このようにして作成したポリメチルメタクリレート上に、スメクタイト接層状持酸機化合物である

 $NOL_{2/2}$ (Mg_1 g_1 g_2 g_3 g_3 g_3 g_4 g_4 g_4 g_4 g_4 g_5 g_4 g_4 g_4 g_4 g_5 g_4 g_5 g_4 g_5 g_4 g_5 g_6 g_6

40

[0035]

図4に、このようにして作成された素子の、電流一電圧曲線を示す。ポリメチルメタクリ レート上に野薄膜を作成することで、図32に示された、ポリメチルメタクリレートの薄 **藤単独の時よりも、絶縁性が飛躍的に向上したことがわかる。**

[0036]

【実施例3】

ゲート電極としてのITO電極を付けたガラス基板を、純水にて希釈した中性洗剤(井内 衞栄堂社:ピュアソフト)にフ超音波洗浄を行い、その後、純水中、超音波洗浄にて洗剤 除去を行った。さらにその後、紫外線照射下オゲン洗浄器にて20分間紫外線照射洗浄を 行った。このようにして洗浄した基板上に、絶縁膜としてのポリメチルメタクリレートの 薄膜を40mmの厚さに製膜した。このとき、ポリメチルメタクリレートは、2重量%の クロロホルム溶液とし、ディアコーティング法にて塗布し、クロロホルム雰囲気下で乾燥 させた。

[0037]

その後80℃、乾燥雰囲気下にて、8時間乾燥した。このようにして作成したポリメチル メタクリレート上に、P型半導体であるペンタセン薄膜を真空蒸着法で作成した。ペンタ センは、昇華薫製を10回繰り返して薫製したものを用いた。真空蒸着条件は、基板を蒸 着用ポートの上方に固定し、基板温度を約45℃に調整し、真空度を2×10~8TOP とにまで滅圧した。その後毎分1mmの速度で500mmの厚さに真空蒸着を行った。引 き続き、ソース電極及びドレイン電極として、金電極を、基极30℃下、毎分 6 n m の 蒸 着速度で、50nmの厚さに真空蒸着した。このとき、ソース電極及びドレイン電極間距 離、 す なわちチャネル長は 2.0 μm、ソース電極及びドレイン電極幅、すなわちチャネル 幅は、5000μmとした。

[0088]

図5に、このようにして作成された素子の、ゲート電圧25V時におけるソースードレイ ン間観波のソースードレイン問題圧依存件を示す。実際は、ペリレン層にフペンタセン層 を被覆した場合の効果、波線は、参照として、ペリレン層でペンタセン層を被覆しなり場 合の効果を示している。ペリレン層でペンタセン層を被覆した場合、しなかった場合に比 ペ、ソースードレイン間電流が約30%向上した。

[0089]

【实施例4】

ゲート電極としてのITO電極を付けたガラス基板を、純水にて希釈した中姓洗剤(井内 盃栄堂社:ピュアソフト)にて超音波洗浄を行り、その後、純水中、超音波洗浄にて洗剤 除去支行った、さらにその後、蘇外線圏射下オゾン洗浄器にフ20分間紫外線照射洗浄支 行った。このようにして洗浄した基板上に、絶縁膜としてのポリメチルメタクリレートの 薄膜を40mmの厚さに製膜した。このとき、ポリメチルメタクリレートは、2重量%の クロロホルム溶液とし、ディプコーティング法にて塗布し、クロロホルム雰囲気下で乾燥 させた.

[0040]

やの後80℃、乾燥雰囲気下にて、8時間乾燥した。このようにして作成したポリメチル メタクリレート上に、スメクタイト族層状珪酸塩化合物である

Nagys (Mg18/3Ligys) Sia Ogo (OH) 4·4 Hg Oの組成を持つ イオナイトの薄膜をスピンコート法で製膜した。この時の製膜条件は、1.259/1の 濃度の水溶液200μlの溶液を基板上に滴下し、毎秒1000回転の速度で、60秒回 転させることで製膜した。この操作を5回繰り返すことで、厚さ5mmの厚さの膜を作成 した。

[0041]

サの上から、P型半導体であるペンタセン薄膜を真空蒸着法で作成した。ペンタセンは、 昇華精製を10回繰り返して精製したものを用いた。真空蒸着条件は、基板を蒸着用ホー トの上方に固定し、基板温度を約45℃に調整し、真空度を2×10⁻⁸ Torrにまで 減圧した。その後毎分1mmの速度で500mmの厚さに真空蒸着を行った。引き続き、 ソース電極及びドレイン電極として、金電極を、基板80℃下、毎分6mmの蒸着速度で、50mmの厚さに真空蒸着した。このとき、ソース電極及びドレイン電極間距離、すなわちチャネル長は20mm、ソース電極及びドレイン電極幅、すなわちチャネル幅は、500mmとした。

[0042]

図6に、このようにして作成された素子の、ゲート電圧25V時におけるソースードレイン間電法のソースードレイン間電圧依存性を示す。実線は、ペリレン層にてベンタセン層を被覆した場合の効果、返線は、参照として、ペリレン層でベンタセン層を被覆しなり場合の効果を示している。ペリレン層でベンタセン層を被覆した場合、しなかった場合に比べ、ソースードレイン間電波が約30%向上した。

[0043]

【発明の効果】

本顧売明により、半導体層及び建設層に有機材料を用りた薄膜トランジスタにおいて、製造地程において、有機超線層と有機半導体層の溶融を防ぎ、ゲート 漏洩電流を軽減させ、 高い電流増端化(オン/オフ比)を取ることを実現させることができる。

【図面の簡単な説明】

【図1】基板、ゲート電極、絶線層、半導体層、ソース電極、ドレイン電極及び保護膜が この順の精層構造を有する有機薄膜トランジスタの素子構造の一例の模式的断面図。

【図2】基根、ソース電極、ドレイン電極、半導体層、絶線層、ケート電極、及び保護膜がこの順の積層構造を有する有機薄膜トランジスタの素子構造の一例の模式的断画図。

【図3】PMMA膜上に中間層支導入しない又きのPMMA膜の電流・電圧曲線。

【図4】PMMA膜上に中間層を導入したときのPMMA膜の電洗一電圧曲線。実験が、PMMA膜上に中間層を導入したときの曲線。点線が、参照としてのPMMA膜上に中間層を導入したときの曲線。

【図5】本願発明に於ける、中間層を用いていない時の、様々なゲート電圧印可時のソース及びドレイン間電泳一電圧曲線。

【図 6】本願発明に於ける、中間層を用いた時の、様々なケート電圧印可時のソース及びドレイン間電流・電圧曲線。


【符号の説明】

10 基板

- 20 ゲート電極
- 30 絶縁層
- 40 中間層膜
- 50 半導体層
- 60 ソースもしくはドレイン電極
- 70 ドレインもしくはソース電極

30

20





[23]







フロントページの続き

ドターム(参考) 5F110 AA06 BB01 BB05 BB09 CC05 CC07 DD01 DD02 DD03 DD05 EEO2 EEO4 EE41 EE42 EE48 EE44 FF01 FF27 FF36 GG05 GG24 GG25 GG42 HK02 HK32